静电放电(ESD)测试模拟

静电放电测试被全世界的电子制造商用来确定其设备的静电放电敏感性。 每年估计静电放电损失的确切费用是非常困难的,但可以负责地说,如果故障发生在客户那里,会导致大量保修索赔和消费者信心丧失,静电放电需要开发和测试许多硬件原型。 考虑到与静电放电硬件测试相关的时间和材料成本较高,XFdtd中模拟静电放电测试过程的能力非常有价值,其使工程师在产品的概念和设计阶段就能确定易受静电放电损坏的位置并优化静电放电缓解措施。

订阅

通过订阅我们的时事通讯接收新的示例提示!


准备好评估Remcom的电磁仿真解决方案了吗?

ESD波形

ESD测试程序和波形模型根据许多组织的标准定义,包括美国国家标准协会(ANSI)、JEDEC和国际电工委员会(IEC)等。  人体模型(HBM)近似于从带电人的指尖到接地装置的放电,而带电装置模型(CDM)是最常见、应用最广泛的静电放电模型,其近似于从带电装置到静电势较低的另一导电物体的放电。  这些测试通常使用静电放电模拟器或静电放电枪进行,以向被测设备(DUT)的各个点施加高速、高压脉冲。 使用XFdtd的用户所定义的波形特性,工程师们可以导入各种测试标准所定义的ESD波形,并使用它们在XFdtd项目中创建ESD电流源。  在此阶段,可以创建和使用静电放电模拟器/静电放电枪模型来激发感兴趣位置的被测器件几何结构,并可以模拟和分析产生的电磁场和电流。

 
 

介质击穿预测

即使对于经验丰富的工程师来说,在测试过程中精确定位ESD故障的位置,在某些情况下,甚至只是确定是否发生了故障,也是非常困难的。 为了解决这一问题,可以在XFdtd中定义材料的介电强度。 材料的介电强度定义了它能承受最大电场,而不会发生介质击穿(即失去绝缘性能)时的强度。 在XFdtd项目中添加材料的介电强度后,可以使用近场传感器在瞬态模拟过程中监测FDTD小区边缘的潜在介质击穿。 在XFdtd模拟的结论中,可以很容易地找到超过介电强度的小区边缘。

 
 

电路元件过压与过流

一般来说,在静电放电测试中,电路元件的故障比介质击穿故障更常见。  为了预测电路元件故障,可以将从电子元件数据表中获得的额定电压和电流输入参数添加到XFdtd的电路元件定义中。  XFdtd模拟完成后,XFdtd的最大组件电压和电流结果对话框将报告超出其额定设计参数的组件。

优化ESD缓解设计

虽然模拟不能也不应该完全取代硬件测试,但它可以让ESD工程师了解ESD故障的可能位置,并允许在硬件原型设计阶段之前对ESD缓解设计进行优化。  XFdtd能够精确定位有发生介质击穿风险的位置,并在ESD事件期间报告超过其设计参数的电路组件,这将降低产品开发成本和缩短上市时间,同时提高产品可靠性和消费者信心。

附加信息

出版物

宣传册

XFdtd ESD测试

XFdtd ESD测试